# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-132432

(43)Date of publication of application: 13.05.1994

(51)Int.Ci.

H01L 23/36 H01L 21/338 H01L 29/812

(21)Application number: 04-276933

(71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing:

15.10.1992

(72)Inventor: TATSUOKA KAZUKI


HIROSE MASANORI KANAZAWA KUNIHIKO

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

### (57)Abstract:

PURPOSE: To obtain a GaAs IC wherein its uniformity and its controllability are excellent by a method wherein a chip isolation groove is formed on the surface of a substrate by an etching operation, the substrate is made thin down to a thickness which does not reach the bottom of the groove from the rear side and a PHS is formed by a vapor deposition method or the like.

CONSTITUTION: A surface side of a GaAs substrate 2 on which a semiconductor element part has been formed is etched, a groove for chip isolation is formed, a support sheet 5 is pasted and fixed by using a wax material 4, the rear side is then polished and the substrate is made thin dawn to 30 to  $60\mu m$ . In addition, an Ni layer 6 and an Au layer 7 as substrate metals to be used as electricity—feeding layers in a plating operation are vapor—deposited, and an Au layer 8 to be used as a PHS is formed by an electrolytic plating operation. A resist pattern 9 is formed, the Au layer 8 is etched and removed along a chip isolation position. Lastly, the Ni layer 6 is etched and removed, the



GaAs substrate 2 is etched until the isolation groove is reached, and elements are isolated. Even when an etch rate is irregular, the element part is not damaged and the shape of the surface is not spoiled.

S PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-132432

(43)公開日 平成6年(1994)5月13日


技術表示簡		FI	庁 <b>内整</b> 理番号	識別記号		(51)Int.Cl. <sup>5</sup> H 0 1 L
Z		H01L			·	
B 未請求 請求項の数5(全 4 頁	29/80 賽査請求 未請	<b>સ્</b>	7376—4M			
3 【業株式会社	(71)出願人		特顯平4-276933	<del>}</del>	(21)出願番号	
規市幸町1番1号		月15日	平成 4年(1992)10		(22)出願日	
真市大字門真1006番地 松下電	立岡 一樹 大阪府門真市 工業株式会社	(72)発明者				
真市大字門真1006番地 松下電	広瀬 正則 大阪府門真市 工業株式会社	(72)発明者				
车 其市大字門真1006番地 松下電	金澤 邦彦 大阪府門真市 工業株式会社	(72)発明者				
小鍜治 明 (外2名)	.,	(74)代理人				

## (54)【発明の名称】 半導体装置の製造方法

### (57)【要約】

【目的】 均一性および制御性に優れた、プレーティドヒートシンク(PHS)を有する高出力GaAsFETおよびICの製造方法を提供する。

【構成】 半導体素子部1を形成している基板2の第一の主面側のチップ分離ラインにエッチングによって所定の幅および深さの分離溝を形成する工程と、前記第一の主面とは反対側の第二の面側を研磨することにより前記分離溝に達しない所定の厚さになるまで基板2を薄くする工程と、さらに第二の面側のチップ分離溝の形成されていない所に蒸着、メッキ、エッチング等の方法によりヒートシンクとなる金属層8(PHS)を形成する工程と、さらにこの部分より、基板2を分離溝に達するまでエッチングすることによってチップを分離する工程とを含む製造方法。



### 【特許請求の範囲】

【請求項1】 半導体素子部を形成した基板の第一の主 面の、チップ分離ラインにエッチングによって所定の幅 および深さの分離溝を形成する工程と、前記基板をその 基板の第二主面側から、第一主面側に形成された前記分 **離溝底部に達しないように、所定の厚さになるまで薄く** する工程と、前記基板第二主面に蒸着、メッキ等の方法 によりヒートシンクとなる金属層を形成する工程と、そ の金属層上の、前記第一主面に形成された分離溝に対応 する領域にバターンの窓が開くようにレジストパターン 10 を形成する工程と、その窓の部分の前記金属層を除去す る工程と、その金属層が除去された領域の基板第二主面 から前記分離溝に達するまでエッチングすることによっ て各チップに分離する工程とを有することを特徴とする 半導体装置の製造方法。

1

【請求項2】 その金属層が除去された領域の基板第二 主面から前記分離溝に達するまでエッチングすることに よって各チップを分離する工程に代えて、その金属層が 除去された領域に沿って基板をダイシングし、各チップ 半導体装置の製造方法。

【請求項3】 半導体素子部を形成した基板の第一主面 の、チップ分離ラインにエッチングによって所定の幅お よび深さの分離溝を形成する工程と、前記基板をその基 板の第二主面側から、第一主面側に形成された前記分離 溝底部に達しないように、所定の厚さになるまで薄くす る工程と、前記基板第二主面に蒸着または無電界メッキ によって金属薄膜を形成する工程と、その金属薄膜上 の、前記第一主面に形成された分離溝に対応する領域に 工程と、そのレジストバターンをマスクとして選択的に ヒートシンクとなる金属層をメッキによって形成する工 程と、前記レジストを除去した後にこの部分の金属薄膜 をエッチングによって除去する工程と、その金属薄膜が 除去された領域の基板第二主面から前記分離溝に達する までエッチングすることによって各チップに分離する工 程とを有することを特徴とする半導体装置の製造方法。 「請求項4】 その金属薄膜が除去された領域の基板第 二主面から前記分離溝に達するまでエッチングすること によって各チップに分離する工程に代えて、その金属薄 40 【0004】 膜が除去された領域に沿って基板をダイシングし、各チ ップに分離する工程としたことを特徴とする請求項3記 載の半導体装置の製造方法。

【請求項5】 基板をその基板の第二主面側から、第一 主面側に形成された前記分離溝底部に達しないように、 所定の厚さになるまで薄くする工程が、基板の第一主面 側にワックス材等により支持板を張り付けた後に、前記 基板をその基板の第二主面から、第一主面側に形成され た分離溝の底部に達しないように、所定の厚さになるま で薄くする工程としたことを特徴とする請求項1,2,

3または4記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、プレーティドヒートシ ンク(Plated Heatsink:PHS)を有する髙周波髙出 力G a A s F E T および I C等の半導体装置の製造方法 に関するものである。

[0002]

【従来の技術】高出力GaAsFETおよびICでは熱 抵抗低減のため基板であるGaAsを薄く研磨し、さら にこの基板裏面上にヒートシンクとなる金属層を形成す る必要がある。従来、とのようなGaAsICを製造す る方法としては、例えば基板の表側主面に半導体素子部 を形成した後に、基板裏面を所定の厚さまで研磨し、さ らに蒸着およびメッキによってヒートシンクとなる金属 層(PHS)を形成した後に、チップ分離位置の金属層 をフォトリソ工程および金属層のエッチング工程によっ て除去し、さらにこの金属層の除去された窓の部分から 基板であるGaAsをエッチングにより基板表面に達す に分離する工程としたことを特徴とする請求項1記載の 20 るまで除去することによってチップを分離する方法がと られていた。

【0003】以下従来の製造方法について、説明する。 図2(a)~(h)は従来のPHSを有する高出力Ga AsICの製造方法を示す図である。同図(a)におい て、1は基板2表面側に形成された半導体素子部であ る。同図(b)に示すように支持板5にワックス材4を 用いて基板2を貼付けて固定し、基板2の裏面側を研磨 することにより30~60μmまで薄くする。さらに同 図(c)に示すように、ディップエッチして表面を清浄 レジストが被覆するようにレジストパターンを形成する 30 化した後、メッキ時の給電層となる下地金属のNi6と Au7を蒸着する。同図(d)は下地金属上にPHSと なるAu8を電解メッキによって形成する工程である。 との後、同図(e)に示すようにAuをチップ分離位置 に沿ってエッチング除去するためのレジストパターン9 を形成し、同図(f)に示すようにAu7, 8エッチし た後にレジストを除去する。最後に同図(g)に示すよ うにNi6をエッチング除去し、続いて同図(h)に示 すように基板2であるGaAsをエッチングし素子の分 離を行う。

【発明が解決しようとする課題】しかしながら上記の従 来の製造方法では、基板であるGaAsエッチングのエ ンドポイントがはっきりしにくいため、エッチングの進 行ばらつきによってチップ分離が完全に行われない箇所 がウエハ中に生じたり、またエッチング時間が長くなっ てしまうとウエットエッチの場合サイドエッチが進行し チップ表面で素子部へのダメージや外観、形状等の不良 が発生しやすいという課題を有していた。

【0005】本発明は上記の課題を解決するもので、P 50 HSを有する高出力GaAsICの均一性および制御性

3 に優れた半導体装置の製造方法を提供することを目的と する。

#### [0006]

【課題を解決するための手段】との目的を達成するため に本発明の半導体装置の製造方法は、半導体素子部を形 成した基板の第一主面の、チップ分離ラインにエッチン グによって所定の幅および深さの分離溝を形成する工程 と、前記基板をその基板の第二主面側から第一主面側に 形成された前記分離溝底部に達しない所定の厚さになる まで薄くする工程と、前記基板第二主面に蒸着、メッ キ、エッチング等の方法によりヒートシンクとなる金属 層(PHS)を形成する工程と、さらにこの金属層の窓 の部分より、基板を分離溝に達するまでエッチングする ことによってチップを分離する工程とを有する構成によ る。

#### [0007]

【作用】上記構成により、裏面側より基板であるGaA sをエッチングする際に、チップ分離用に形成しておい た溝にエッチングが到達した時点でGaAs基板のエッ 内でのエッチングの進行ばらつきに対応するためエッチ ング時間を余分にとり、分離不十分な所をなくすように しても、予め表面側より形成されている分離溝の深さ分 だけエッチングマージンとなるため、ウエットエッチの 際のサイドエッチの進行によるチップ表面での素子部へ のダメージや外観、形状等の不良発生がなく、均一性お よび制御性に優れたGaAsICの製造を可能にするこ とができる。

#### [0008]

ながら説明する。

【0009】図1(a)~(j)は本発明の一実施例に おけるGaAsICからなる半導体装置の製造方法を示 す工程断面図である。同図(a)において、1は基板表 面側に形成された半導体素子部、2はGaAs基板であ る。同図(b)は、チップ分離用の溝を形成するための レジストパターン3の形成工程であり、同図(c)はエ ッチング後、レジスト除去した状態である。この後、同 図(d)に示すようにワックス材4を用いて支持板5に  $60 \, \mu \, \text{m}$ まで基板 $2 \, \text{を薄くする}$ 。さらに同図(e)に示 すように、ディップエッチして表面を清浄化した後、メ ッキ時の給電層となる下地金属のNi6とAu7を蒸着 する。同図(f)は下地金属上にPHSとなるAu8を 電解メッキによって形成する工程である。との後、同図 (g) に示すようにAuをチップ分離位置に沿ってエッ チング除去するためのレジストパターン9を形成し、同 図(h)に示すようにAuエッチした後にレジスト9を 除去する。最後に同図(i)に示すようにNiをエッチ

あるGaAsを予め表面側より形成しておいた分離溝に 達するまでエッチングし素子の分離を行う。

【0010】とのような製造工程でチップ分離を行う と、GaAsエッチングのエッチング速度がばらついて も各チップの素子部にダメージを与えたり、表面の形状 を損なったりすることなく確実に分離を行うことができ る。すなわち、ウエハ内で最も早くGaAsエッチング が溝に達した所では最もエッチングの遅いところが溝に 達するまでサイドエッチが進行するが、溝の幅をGaA 10 Sエッチの進行する幅より広くしておけば余分なエッチ ングが深さ方向に進まない。また、さらに余分にエッチ ングを行って深さ方向にエッチングされても、素子の表 面側に達するまでには溝の深さ分がマージンとなる。従 って、ウエハ全体のチップ分離を確実に行い、かつ素子 部にダメージを与えたり、表面の形状を損なったりする 可能性を極めて小さくできる。特に、エッチングばらつ きやサイドエッチの大きいウエットエッチによってチッ ブ分離を行う際に有効である。

【0011】ここで、本実施例ではヒートシンクである チングのエンドポイントとすることができ、またウエハ 20 Auメッキをウエハ全体で行った後にエッチングによっ て分離したが、下地金属を形成した後にレジストパター ンを形成し選択メッキによって形成してもかまわない。 下地金属も、本実施例のNi/Auの他にも、Niの み、Ti/Au、Tiのみ、Cr/Au、Crのみ等が 考えられる。

【0012】また、チップ分離をエッチングでなくダイ シングによって行う工程も考えられる。すなわち、図1 (h) あるいは (i) まで工程を進めた後、PHSのエー ッチングの窓の部分の幅より狭い刃幅のブレードによっ 【実施例】以下本発明の一実施例について図面を参照し 30 て、裏面側から予め表面側より形成しておいた電離構に 達しかつ支持板に達しない深さまでダイシングを行う方 法である。この場合も、ワックス材の厚みと溝の深さ分 だけがダイシング深さのマージンとなるため、分離溝が ない場合に比べてチップ分割が不完全になったり、支持 板を損傷したりする可能性が極めて小さくでき再現性に 優れた安定な工程を得ることができる。

## [0013]

【発明の効果】以上、説明したところから明らかなよう に、本発明の半導体装置の製造方法は、半導体素子部を 基板2を貼付けて固定し、裏面側を研磨等により30~ 40 形成した基板の第一主面の、チップ分離ラインにエッチ ングによって所定の幅および深さの分離溝を形成する工 程と、上記基板をその基板の第二主面側から第一主面側 に形成された上記分離溝底部に達しない所定の厚さにな るまで薄くする工程と、さらに第二主面側のチップ分離 溝の形成されていない所に蒸着、メッキ、エッチング等 の方法によりヒートシンクとなる金属層(PHS)を形 成する工程と、さらにとの金属層の窓の部分より、基板 を分離溝に達するまでエッチングまたはダイシングする ことによってチップを分離する工程とを有する構成より ング除去し、続いて同図(j)に示すように、基板2で 50 なり、PHS構造を有する再現性、均一性に優れた半導

**#** 

(4) 特開平6-132432

体装置を提供できる。

【図面の簡単な説明】

【図1】本発明の一実施例における半導体装置の製造方 法を示す工程断面図


【図2】従来の半導体装置の製造方法を示す工程断面図 【符号の説明】

- 1 半導体素子部
- 2 GaAs基板(基板)

\*3 レジストパターン

- 4 ワックス材
- 5 支持板
- 6 N i
- 7 A u
- 8 Au (ヒートシンクとなる金属層)
- 9 レジスト

【図1】



【図2】

